ic驗(yàn)證工程師崗位職責(zé)

時間：2023-03-02 12:13:13 崗位職責(zé) 我要投稿

　　在當(dāng)下社會，人們運(yùn)用到崗位職責(zé)的場合不斷增多，制定崗位職責(zé)可以有效地防止因職務(wù)重疊而發(fā)生的工作扯皮現(xiàn)象。大家知道崗位職責(zé)的格式嗎？以下是小編為大家整理的ic驗(yàn)證工程師崗位職責(zé)，歡迎閱讀與收藏。

ic驗(yàn)證工程師崗位職責(zé)

ic驗(yàn)證工程師崗位職責(zé)1

　　participate/lead asic digital verification for cpu/soc projects;

　　create verification plans with designers;

　　develop dv architecture and verification environment;

　　verification execution and sign-off;

　　1.負(fù)責(zé)制定模塊級/系統(tǒng)級的驗(yàn)證計(jì)劃，搭建模塊級/系統(tǒng)級驗(yàn)證平臺，編寫模塊級/系統(tǒng)級測試用例，完成模塊級/系統(tǒng)級的功能驗(yàn)證。參與芯片后仿真;

　　2.編寫驗(yàn)證自動化腳本，加速驗(yàn)證過程和提升驗(yàn)證的自動化;

　　3.解決芯片驗(yàn)證過程中的.工具和環(huán)境問題。

　　4.參與芯片bring up調(diào)試。

　　1.evelop test plans，tests and verification infrastructure for complex ip's/sub-system/soc's

　　2.create verification environment for both directed and random verification

　　3.create reusable bus functional models，monitors，checkers and scoreboards

　　4.drive functional coverage driven verification closure

　　5.work with architects，designers and post-silicon teams

　　2.編寫驗(yàn)證自動化腳本，加速驗(yàn)證過程和提升驗(yàn)證的.自動化;

　　3.解決芯片驗(yàn)證過程中的工具和環(huán)境問題。

　　4.參與芯片bring up調(diào)試。

　　build system and unit-level uvm verification environment

　　create system and unit-level verification plans from specification and review with design engineers

　　debug failures and manage bug tracking

　　conduct verification reviews and set standard for coding quality

　　qualifications：

　　master degree or above，with 3+ years working experience

　　proficiency in system verilog，object oriented programming，scripting languages

　　experience in uvm development a plus

　　experience in debugging designs of video codec，isp and peripherals (mipi，usb，memory controller，etc.) is a plus

　　excellent written，verbal and presentation skills

【ic驗(yàn)證工程師崗位職責(zé)】相關(guān)文章：